中国存储芯片制造商长鑫存储（CXMT）近日公布了下一代DRAM内存技术的进展，计划在2026年底前推出采用4F²存储单元架构的服务器DDR5注册内存条（RDIMM）。由于三星电子此前被认为要到2028年前后才会推进类似技术，这一时间表一度被解读为长鑫存储有望在特定DRAM架构上领先韩国竞争对手约两年。 然而，华尔街分析师对这一说法持谨慎态度。投资机构Rosenblatt认为，现阶段将长鑫存储的技术路线图视为已经取得决定性领先，明显言之过早。美国银行（Bank of America）也指出，美国对先进半导体制造设备的出口限制，可能促使长鑫存储更多依靠存储单元结构创新，而不是单纯依靠更先进的光刻工艺缩小芯片面积。 这场争论的核心并不是长鑫存储是否取得了技术进展，而是其公布的技术路线能否真正转化为稳定、低成本、可大规模交付的商业产品。对于DRAM行业而言，发布产品、完成工程验证、通过客户认证和实现大规模量产，是完全不同的阶段。 据Wccftech报道，长鑫存储总裁曹恺近日在上海举行的集成芯片与Chiplet会议上介绍了公司的4F² DRAM技术进展，并表示计划在2026年底前推出基于该架构的服务器DDR5 RDIMM产品。如果这一计划如期实现，长鑫存储将有机会较早地把新型存储单元架构引入服务器内存市场。 不过，截至目前，长鑫存储尚未公布这款产品完整的性能规格、最终工作频率、具体容量、量产良率和客户认证情况。因而，现阶段还无法仅凭发布时间判断其能否在性能、成本和可靠性方面与三星、SK海力士及美光的产品形成全面竞争。 4F²是一种旨在提高DRAM存储密度的单元布局技术。理解这项技术，需要先了解传统DRAM存储单元的基本结构。 现代DRAM通常采用1T1C架构，即每个存储单元由一个晶体管和一个电容组成。晶体管负责控制数据的读写，电容则通过存储电荷表示数据。大量存储单元排列在由字线和位线组成的阵列中，构成内存芯片的核心存储区域。 传统的6F²布局中，一个存储单元的理论占地面积为6F²，其中F代表工艺设计中的最小特征尺寸。4F²布局则试图将单元面积压缩到4F²，通过改变晶体管和互连结构的排列方式，让晶体管沿垂直方向布置，而不是完全在平面上展开。 在相同特征尺寸下，4F²存储单元的理论面积比6F²减少约三分之一。这意味着，如果外围电路、其他结构和制造条件允许，芯片可以在相同面积内容纳更多存储单元，或者在相同存储容量下减少芯片面积。 但这里有一个容易被忽略的前提： 单元面积缩小三分之一，不代表整颗DRAM芯片的成本也会下降三分之一，更不代表性能必然提高。 存储阵列只是芯片的一部分，外围电路、读写电路、冗余单元以及其他结构同样占用面积。最终的成本和密度收益，还取决于工艺整合、制造良率和产品设计。 长鑫存储采用的方案被称为垂直环绕栅极（Vertical Surrounded Gate，VSG）晶体管。其晶体管沟道沿垂直方向布置，栅极从周围控制沟道，有助于改善栅极控制能力并减少漏电。通过这种结构，制造商有机会进一步缩小单个存储单元的面积。 长鑫存储并非最近才开始研究这一方向。根据公开报道，公司已经围绕4F²架构开展多年研究，并发表过相关技术论文和专利。2023年，公司还展示过采用该架构的8Gb完整存储阵列研究成果。公司方面表示，目前围绕4F²技术已经积累了超过300个专利族。 这些研究成果说明，4F²并非仅仅停留在概念设计阶段。但研究样品、完整阵列演示与成熟的商业化DRAM产品之间，仍然存在相当大的距离。真正的挑战在于，如何在高密度结构中实现稳定的电气特性，并确保芯片在大规模生产时拥有足够高的良率。 美国银行：出口限制可能促使长鑫存储转向4F²结构创新 美国银行分析师认为，长鑫存储推进4F²技术，与中国获取先进半导体制造设备面临的限制有关。先进光刻设备受到出口管制后，中国存储芯片企业很难像三星、SK海力士和美光那样，仅依靠不断缩小工艺尺寸来提升存储密度，因此更有动力通过改变存储单元的结构寻找突破口。 在DRAM制造中，工艺微缩与存储单元结构创新是两条相互关联、但并不相同的技术路径。 工艺微缩主要通过减小关键结构的尺寸，提高单位面积内可以容纳的存储单元数量。4F²则试图改变晶体管在存储阵列中的布局，在相同特征尺寸下减少单元的理论面积。两者可以结合使用，并不是非此即彼的关系。 长鑫存储目前的制造能力与国际领先厂商仍存在差距。相关报道指出，其4F²产品预计将建立在现有约15纳米级DRAM工艺平台上，而三星等厂商已经推进到更先进的10纳米级DRAM工艺代际。 因此，即使长鑫存储能够率先将4F²产品推向市场，也不意味着它在所有工艺指标上全面领先。它可能在存储单元结构方面取得进展，却仍然需要解决制造精度、外围电路、芯片性能和整体成本等问题。 不过，美国银行也没有完